

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**



## PATENT ABSTRACTS OF JAPAN

(11) Publication number: **11136307 A**(43) Date of publication of application: **21.05.99**(51) Int. Cl. **H04L 29/08**(21) Application number: **09297161**(22) Date of filing: **29.10.97**(71) Applicant: **SUMITOMO ELECTRIC IND LTD**(72) Inventor: **MATSUMOTO KAZUYA  
UEDA MASAMI**(54) **COMMUNICATION DEVICE**


accordance with the control signal.

(57) Abstract:

COPYRIGHT: (C)1999,JPO

**PROBLEM TO BE SOLVED:** To efficiently transmit data by stopping data sending and receiving for a high crosstalk noise level by a cyclic control signal and performing data sending and receiving, only during the time when the crosstalk noise level is low.

**SOLUTION:** This device is provided with a function which shifts between a data transmitting and receiving state, in which a sending circuit 1 sends data to a transmission line and a receiving circuit 2 receives the data and a data transmitting and receiving stop state in which the circuit 1 does not send the data to the transmission line. A modulator 11 performs digital modulation of input data and communicates, and a transmission control circuit 12 makes the modulator 11 send and stop data, in accordance with a control signal. In such case, data sending and receiving with a high crosstalk noise level is stopped, and data sending and receiving is performed only when it is low. A demodulator 21 of the circuit 2 demodulates data that are sent from the circuit 1 via the transmission line and outputs output data. A receiving control circuit 22 makes the demodulator 21 demodulated or stopped in



(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-136307

(43)公開日 平成11年(1999) 5月21日

(51)Int.Cl.<sup>6</sup>

H 0 4 L 29/08

識別記号

F I

H 0 4 L 13/00

3 0 7 Z

審査請求 未請求 請求項の数 8 O L (全 6 頁)

(21)出願番号 特願平9-297161

(22)出願日 平成9年(1997)10月29日

(71)出願人 000002130

住友電気工業株式会社

大阪府大阪市中央区北浜四丁目5番33号

(72)発明者 松本 一也

大阪市此花区島屋一丁目1番3号 住友電気工業株式会社大阪製作所内

(72)発明者 上田 雅巳

大阪市此花区島屋一丁目1番3号 住友電気工業株式会社大阪製作所内


(74)代理人 弁理士 深見 久郎 (外2名)

(54)【発明の名称】 通信装置

(57)【要約】

【課題】 データを効率よく伝送する通信装置を提供する。

【解決手段】 送信回路1の変調器11は送信制御回路12の制御により、漏話雑音レベルの高い時間のデータの送受信を停止し、漏話雑音レベルの低い時間にだけデータを受信回路2に送信し、受信回路2の復調器21は受信制御回路22によって制御される。



## 【特許請求の範囲】

【請求項 1】 デジタル変調された信号を伝送路に出力する送信機と、受信した信号をデータに復調する受信機とによって高速のデータ通信を行なう通信装置において、

前記送信機から前記伝送路へデータを送出して前記受信機でデータを受信するデータ送受信状態と、前記送信機から前記伝送路へデータを送出しないデータ送受信停止状態とを有し、周期的な制御信号によって前記データ送受信状態と前記データ送受信停止状態の間を遷移することを特徴とする、通信装置。

【請求項 2】 前記送信機は入力バッファを含み、前記受信機は出力バッファを含み、前記送信機から前記受信機に伝送されるデータの速度が時間的に変動することなく一定に保たれていることを特徴とする、請求項 1 に記載の通信装置。

【請求項 3】 前記送信機は、前記データ送受信停止状態のときにそれを示す信号を変調して送信する手段を含み、

前記受信機は前記変調された信号を復調してデータ送受信停止状態であることを認識する手段を含む、請求項 1 または 2 に記載の通信装置。

【請求項 4】 前記信号の伝送路は撚対線であることを特徴とする、請求項 1 に記載の通信装置。

【請求項 5】 前記送信機と前記受信機はそれぞれ 2 組設けられ、双方向でデータの伝送を行なうことを特徴とする、請求項 1 または 4 に記載の通信装置。

【請求項 6】 前記 2 組の送信機と受信機のうち一方から他方に伝送されるデータ伝送速度の方が、他方から一方に伝送されるデータ伝送速度よりも速いことを特徴とする、請求項 5 に記載の通信装置。

【請求項 7】 前記送信機はデータを送受信するために直交振幅変調を使用することを特徴とする、請求項 1 ～ 6 のいずれかに記載の通信装置。

【請求項 8】 前記送信機は、データの送信に直交した複数の搬送波を使用することを特徴とする、請求項 1 ～ 6 のいずれかに記載の通信装置。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】 この発明は通信装置に関し、特に、雑音が入りやすい撚対線を使用してデジタル信号を伝送するような通信装置に関する。

## 【0002】

【従来の技術】 従来の通信装置では、常に決められたデータ伝送速度で通信を行なうか、あるいは通信開始前に伝送路の状態を見て利用可能な伝送速度を設定し、それ以降は決められたデータ伝送速度で通信を行なっている。

## 【0003】

【発明が解決しようとする課題】 一般に、通信装置のデ

ータ伝送速度の上限は、受信回路における SN 比で決められる。伝送路に混入する雑音レベルが変動すると、それに応じて SN 比が変化する。従来の通信装置では、SN 比の高い時間も SN 比の低い時間も同一の伝送速度で通信を行っていた。このため、予め決められた伝送速度で通信する通信装置では、SN 比が時間的に変動すると、SN 比の低い時間に伝送誤りが急激に増え、通信不能になってしまう場合があった。また、通信開始前に伝送速度を設定する通信装置では、SN 比の低い時間に合せて伝送速度が決められてしまうという欠点もあった。

【0004】 特に、日本の電話加入者線においては、高速なデータ通信を行なう場合、既に存在するピンポン方式 ISDN からの漏話雑音により、データ伝送速度が大きく低下するという問題があった。

【0005】 図 8 は加入者側において誘導回線から被誘導回線へ遠端漏話雑音と近端漏話雑音が混入する状態を示す図である。一般に、電話線を用いたデジタル伝送方式では、近端漏話が遠端漏話よりも大きいので、近端漏話をいかに回避するかが伝送性能改善の重要なポイントとなっている。ピンポン方式 ISDN は、電話局から加入者へ向かう下り信号と、加入者から電話局へ向かう上り信号を、時間的に多重化し、図 9 に示すようにすべての回線の信号を同期させて、ISDN 相互の近端漏話を回避している。ここで、ピンポンの 1 周期は 2.5 ミリ秒である。

【0006】 ところが、ピンポン方式 ISDN 以外の伝送方式は、ピンポン周期とは無関係にデータ伝送を行なっているために、ピンポン方式 ISDN からの近端漏話を回避できない。近年、インターネットの普及により、ISDN より高速の伝送方式が望まれており、特に下り方向の伝送速度を重視した非対称型デジタル加入者線方式 (ADSL: Asymmetric Digital Subscriber Line) が注目されている。しかし、ADSL とピンポン方式 ISDN が、電話ケーブル内で近接すると、加入者側でのピンポン ISDN からの近端漏話により、ADSL の下り伝送速度が著しく低下する、あるいは、伝送可能距離が著しく短縮されることになる。このため、従来の ADSL 方式による通信装置は、日本において適用範囲は狭い範囲に制限されるという問題があった。

【0007】 それゆえに、この発明の主たる目的は、漏話雑音レベルの高い時間のデータ送受信を停止し、漏話雑音レベルの低い時間にだけデータ送受信を行なうことにより、データを効率よく伝送する通信装置を提供することである。

## 【0008】

【課題を解決するための手段】 請求項 1 に係る発明は、デジタル変調された信号を伝送路に出力する送信機と、受信した信号をデータに復調する受信機とによって高速のデータ通信を行なう通信装置において、送信機から伝送路へデータを送出して受信機でデータを受信する

データ送受信状態と、送信機から伝送路へデータを送出しないデータ送受信停止状態とを有し、周期的な制御信号によってデータ送受信状態とデータ送受信停止状態の間を遷移させる。

【0009】請求項2に係る発明では、請求項1の送信機は入力バッファを含み、受信機は出力バッファを含み、送信機から受信機に伝送されるデータの速度が時間的に変動することなく一定に保つようにしたものである。

【0010】請求項3に係る発明では、請求項1または2の送信機はデータ送受信停止状態のときにそれを示す信号を変調して送信する手段を含み、受信機は変調された信号を復調してデータ送受信停止状態であることを認識する手段を含む。

【0011】請求項4に係る発明は、請求項1の信号の伝送路は撚対線が用いられる。請求項5に係る発明では、請求項1または4の送信機と受信機はそれぞれ2組設けられて双方向でデータの伝送を行なわれる。

【0012】請求項6に係る発明では、請求項5の2組の送信機と受信機のうち、一方から他方に伝送されるデータ伝送速度の方が、他方から一方に伝送されるデータ伝送速度よりも速いことを特徴とする。

【0013】請求項7に係る発明では、送信機はデータを送受信するために直交振幅変調を使用する。

【0014】請求項8に係る発明では、送信機はデータの送信に直交した複数の搬送波を使用する。

【0015】

【発明の実施の形態】図1はこの発明の一実施形態の概略ブロック図である。この発明の一実施形態では、送信回路1からデータを伝送路に送信して受信回路2が受信するデータ送受信状態と、送信回路1からデータを伝送路に送信しないデータ送受信停止状態との間を遷移する機能を備えている。このために、送信回路1は変調器11と送信制御回路12とを含み、受信回路2は復調器21と受信制御回路22とを含む。変調器11は入力データをデジタル変調して通信するものであり、送信制御回路12は制御信号に応じて変調器11によってデータを送信させたり停止させたりする。受信回路2の復調器21は伝送路を介して送信回路1から送信されてきたデータを復調して出力データを出力する。受信制御回路22は制御信号に応じて復調器21による復調をさせたりあるいは停止させたりする。

【0016】図2はこの発明の他の実施形態を示すブロック図である。図2において、送信回路1aは入力データを一時記憶して変調器11に与えるエラストックバッファ13を含み、受信回路2aは復調器21の出力を一時記憶して出力するエラストックバッファ23を含み、それ以外の構成は図1と同じである。

【0017】このように、送信回路1aと受信回路2aにそれぞれエラストックバッファ13、23を設けた

ことによって、伝送されるデータの速度が時間的に変動するのを防止できる。

【0018】図3はこの発明のさらに他の実施形態を示すブロック図である。図3において、送信回路1bは変調器11と送信制御回路12の他にマルチプレクサ14とメモリ15とを含む。メモリ15はデータの送受信停止状態のときに、それを示す情報を予め記憶している。マルチプレクサ14は送信制御回路12からの選択信号に応じて、送信可能なときは入力データを選択し、送信不可能なときはメモリ15から情報を読み出して変調器11に与え、変調器11はその情報を受信回路2bに送信する。これにより、変調器11は、送信制御回路12からのクロックに同期して変調動作を停止することなく継続する。

【0019】受信回路2bは、復調器21と受信制御回路22の他にデマルチプレクサ24を含む。復調器21は受信制御回路22からのクロックに同期して、常に受信した信号を復調し続ける。受信制御回路22は、デマルチプレクサ24に分配信号を供給し、デマルチプレクサ24は復調器21からの信号をデータ送受信状態のときには出力データとして受信回路2bから出力し、データ送受信停止状態のときには受信制御回路22へ出力する。受信制御回路22は、送信回路1bの中のメモリ15に記憶された特定の情報が受信されている時間から、前記分配信号およびクロック信号を作り出す。これにより、受信回路2bは送信回路1bとの間で同期が外れるのを防止することができる。

【0020】図4はこの発明のさらに他の実施形態を示すブロック図である。この実施の形態は、伝送路として撚対線を用いた通信装置であり、局側モデム3と加入者側モデム4とからなっている。局側モデム3および加入者側モデム4は図3に示した送信回路と受信回路とを組合せたものである。すなわち、局側モデム3は送信回路としての変調器11aと送信制御回路12aとマルチプレクサ14aとメモリ15aとを含むとともに、受信回路としての復調器21aと受信制御回路22aとデマルチプレクサ24aとを含み、さらに変調器11aおよび復調器21aを伝送路としての撚対線5に接続するためのハイブリッド回路6を含む。

【0021】加入者側モデム4も送信回路としての変調器11bと送信制御回路12bとマルチプレクサ14bとメモリ15bとを含み、受信回路として復調器21bと受信制御回路22bとデマルチプレクサ24bとを含み、さらに変調器11bと復調器21bを撚対線5に接続するためのハイブリッド回路7を含む。

【0022】図4に示した局側モデム3と加入者側モデム4の各送受信回路の動作は前述の図3と同じであり、双方向にデータの送受信が可能となる。そして、一方が送信停止状態になれば他方も送信停止状態となる。なお、両方の伝達速度が等しい対称型でも片方が速い非対

称型であってもよい。

【0023】図5はこの発明の実施形態で使用される変調回路の具体例を示す図である。この図5に示した変調器は、直交振幅変調により送信データを変調するものである。すなわち、送信データはエンコーダ111に与えられてI相とQ相とに変換され、I相は乗算器112によって $\sin \omega t$ と乗算され、Q相は乗算器113によって $\cos \omega t$ と乗算される。それぞれの乗算出力は加算回路114で加算され、その加算出力がDAコンバータ115に与えられてアナログ信号に変換され、ローパスフィルタ116を介して伝送路に出力される。

【0024】図6は複数搬送波による変調器のブロック図であり、図7は図6に示した複数の搬送波の配置例を示す図である。

【0025】図6において、送信データはSP変換回路51に与えられてシリアルデータがパラレルデータに変換され、複数の搬送波で直交変調するために、エンコーダ52によってシンボル配置される。直交変調では、 $\sin$ 波と $\cos$ 波とによりデータが2次的に配置され、SN比に応じて各搬送波にデータビットが割当てられる。複数の搬送波は図7に示すように、たとえばキャリア間隔4.3125kHzで配置される。そして、少なくともSN比の良好な搬送波に対しては2次的に多数のビットが割当てられ、シンボル配置されたデータは逆フーリエ変換回路53によって逆フーリエ変換され、PS変換回路54によってパラレルなデータがシリアルに変換され、DAコンバータ55でアナログ信号に変換された後、ローパスフィルタ56を介して出力される。

【0026】

【発明の効果】以上のように、この発明によれば、送信機から伝送路へデータを送出して受信機でデータを受信するデータ送受信状態と、送信機から伝送路へデータを送出しないデータ送受信停止状態とを有し、漏話雑音レベルの高い時間のデータ送受信を停止し、漏話雑音レベルの低い時間にだけデータ送受信を行なうことにより、データを効率よく伝送することができる。

【図面の簡単な説明】

【図1】この発明の一実施形態の概略ブロック図である。

【図2】この発明の他の実施形態を示すブロック図であ

る。

【図3】この発明のさらに他の実施形態を示すブロック図である。

【図4】この発明のさらに他の実施形態を示すブロック図である。

【図5】この発明の一実施形態で使用される変調回路の具体例を示す図である。

【図6】複数の搬送波による変調器のブロック図である。

【図7】図6に示した複数の搬送波の配置例を示す図である。


【図8】誘導回線から被誘導回線へ遠端漏話雑音と近端漏話雑音が混入する例を示す図である。

【図9】ピンポン方式ISDNの時間的に多重化した信号を示す図である。


【符号の説明】

- 1, 1a, 1b 送信回路
- 2, 2a, 2b 受信回路
- 3 局側モデム
- 4 加入者側モデム
- 5 撻対線
- 6, 7 ハイブリッド回路
- 11, 11a, 11b 変調器
- 12, 12a, 12b 送信制御回路
- 13, 23 エラスティックバッファ
- 14, 14a, 14b マルチプレクサ
- 15, 15a, 15b メモリ
- 21, 21a, 21b 復調器
- 22, 22a, 22b 受信制御回路
- 24, 24a, 24b デマルチプレクサ
- 51 SP変換回路
- 52 エンコーダ
- 53 逆フーリエ変換回路
- 54 PS変換回路
- 55, 115 DAコンバータ
- 56, 116 ローパスフィルタ
- 111 エンコーダ
- 112, 113 乗算器
- 114 加算器


【図6】




【図9】




【図1】




【図5】




【図2】




【図3】



【図8】



【図 4】



【図 7】

